Компания AMD сейчас готовит серверные процессоры EPYC Milan на архитектуре Zen 3, которые придут на смену актуальным EPYC Rome на базе Zen 2. На данный момент они находятся на стадии тестирования, и ресурс Igor’s Lab поделился информацией о спецификациях нескольких инженерных образцов будущих серверных решений AMD.
Речь идёт о двух образцах старших 64-ядерных моделей, а также об образце 32-ядерного EPYC Milan. Первые построены по схеме «8+1», что означает наличие восьми кристаллов (Core Complex Dies, CCD) с ядрами Zen 3 и одного кристалла с интерфейсами ввода-вывода. В свою очередь 32-ядерный процессор выполнен по схеме «4+1» — четыре кристалла CCD и кристалл ввода-вывода.
Объём кеша у новинок по сравнению с предшественниками не изменился: на каждое ядро приходится по 32 Кбайт кеша первого уровня и 512 Кбайт кеша второго уровня, а общий объём кеша третьего уровня составляет 256 и 128 Мбайт для 64- и 32-ядерного процессора соответственно. Но как ранее уже отмечала сама AMD, в Milan несколько изменилась структура кеша третьего уровня. Если у нынешних EPYC Rome каждый восьмиядерный CCD имеет по два блока кеша по 16 Мбайт, разделяемых между четвёрками ядер, то у будущих EPYC Milan все 32 Мбайт кеша третьего уровня в CCD будут общими для всех восьми ядер. Это позволит снизить задержки и повысить производительность.
Но наибольший интерес вызывает не организация кеш-памяти, а тактовые частоты процессоров. У одного из 64-ядерных образцов максимальная Boost-частота составляет всего 2,2 ГГц, тогда как у другого, равно как и у 32-ядерного чипа, она равна 3,0 ГГц. Для инженерных образцов это весьма внушительно. Особенно если учесть, что у серийных EPYC Rome максимальная Boost-частота достигает 3,4 ГГц. Это даёт надежду, что в конечном итоге процессоры EPYC Milan смогут предложить довольно заметный прирост тактовой частоты по сравнению с нынешними серверными процессорами AMD.
:
Компания AMD сейчас готовит серверные процессоры EPYC Milan на архитектуре Zen 3, которые придут на смену актуальным EPYC Rome на базе Zen 2. На данный момент они находятся на стадии тестирования, и ресурс Igor’s Lab поделился информацией о спецификациях нескольких инженерных образцов будущих серверных решений AMD. Речь идёт о двух образцах старших 64-ядерных моделей, а также об образце 32-ядерного EPYC Milan. Первые построены по схеме «8 1», что означает наличие восьми кристаллов (Core Complex Dies, CCD) с ядрами Zen 3 и одного кристалла с интерфейсами ввода-вывода. В свою очередь 32-ядерный процессор выполнен по схеме «4 1» — четыре кристалла CCD и кристалл ввода-вывода. Объём кеша у новинок по сравнению с предшественниками не изменился: на каждое ядро приходится по 32 Кбайт кеша первого уровня и 512 Кбайт кеша второго уровня, а общий объём кеша третьего уровня составляет 256 и 128 Мбайт для 64- и 32-ядерного процессора соответственно. Но как ранее уже отмечала сама AMD, в Milan несколько изменилась структура кеша третьего уровня. Если у нынешних EPYC Rome каждый восьмиядерный CCD имеет по два блока кеша по 16 Мбайт, разделяемых между четвёрками ядер, то у будущих EPYC Milan все 32 Мбайт кеша третьего уровня в CCD будут общими для всех восьми ядер. Это позволит снизить задержки и повысить производительность. Но наибольший интерес вызывает не организация кеш-памяти, а тактовые частоты процессоров. У одного из 64-ядерных образцов максимальная Boost-частота составляет всего 2,2 ГГц, тогда как у другого, равно как и у 32-ядерного чипа, она равна 3,0 ГГц. Для инженерных образцов это весьма внушительно. Особенно если учесть, что у серийных EPYC Rome максимальная Boost-частота достигает 3,4 ГГц. Это даёт надежду, что в конечном итоге процессоры EPYC Milan смогут предложить довольно заметный прирост тактовой частоты по сравнению с нынешними серверными процессорами AMD. :
